Xcell China 26 - (Page 5) 技 術 專 欄 讓芯片對芯片 互連的擴展 易如反掌 Sarance 高性能 Interlaken IP 核 以高達 50 Gbps 的 帶 寬 連 接器件 作者：Farhad Shafai Sarance Technologies 公司 研發副總裁 farhad.shafai@sarance.com Kelvin Spencer Sarance Technologies 公司 高級設計工程師 kelvin.spencer@sarance.com 隨 全球範圍的網絡連接日益緊 密，人們對帶寬的需求也在持續增加。 通信系統的互連技術必須不僅能連接現 在的器件，而且能為未來提供一個發 展 路 線 圖 。 傳 統 的 解 決 方 案 （ 如 X AU I 或 SPI-4.2）不能擴展到 10 Gbps 之上。 SPI-4.2 使用低速並行總線，這需要大 量引腳來傳輸 10 Gbps 的數據。XAUI 無 法對包流進行信道化，因此不適合在包 與包之間需區別對待的應用。人們數度 試圖在 XAUI 和 SPI-4.2 的基礎上做出改 進，但所有派生方案均無法擺脫作為其 基礎的解決方案的固有限制，因此結果 並不理想。 Interlaken 由 Cisco Systems 和 Cortina Systems 開發，是一種新的芯片對芯片信 道化包接口協議。它以 SERDES 技術為基 礎，並為高效而可靠的芯片對芯片包接 口提供了一個框架，此包接口可以很容 易地從 10 Gbps 擴展到 50 Gbps 及更高。 圖 1 所示為幾個 Interlaken 應用。簡單說 來，您可以將 Interlaken 用作典型網絡 通信線卡中所有器件的連接功能解決方 案。這些器件包括前端聚合 IC 或 FPGA、 網絡處理器和流量管理器。此外，您還 可以使用轉換 FPGA 將具有 Interlaken 接口 的舊有和現代器件橋接起來。 S a r a n c e Te c h n o l o g i e s 針 對 X i l i n x ® VirtexTM-5 FPGA 開發了一套 Interlaken IP 核 (IIPC)。此 IIPC 核系列是一種高度優化的 Interlaken 實現，充分利用了 Virtex-5 器件 的高級功能。IIPC 抽象化 Interlaken 的所 有細節信息，轉化為提供一個非常簡單 而直接的接口。IIPC 系列的所有產品都使 用相同的用戶端協議和編程接口，大大 簡化了性能擴展：使用 10 Gbps IIPC 核的 方式與使用 50 Gbps IIPC 沒什麼區別。 高的層面上，該協議的基本概念包括： • • • • • • • • 支持 256 邏輯信道 數據擾碼和 64B/67B 數據編碼可確 保適當的DC 平衡 將數據分割成由控制字分隔的突發 對每個數據突發進行 CRC24 保護 對每個通道進行 CRC32 保護 協議獨立於 SERDES 通道數量和 SERDES 速率 支持帶內和帶外流控制機制 通道診斷和通道停用 Interlaken 基本概念 Interlaken 是一個較窄的高速信道化芯 片對芯片接口。為簡單起見，我們將不 一一詳述此協議的種種細節。在一個較 Port Aggregation I IC Interlaken I NPU FPGA Interlaken I I TM FPGA Port Aggregation I IC Interlaken I Translation FPGA SPI4.2 NPU IC SPI4.2 TM IC/FPGA 圖 1 – 典型應用 5 賽靈思中國通訊 26期 ©2007 Xilinx Inc. 版權所有。XILINX、Xilinx 標誌以及本文件中包括的其他品牌名稱，是 Xilinx, Inc. 的商標。所有其他商標都是其各自所有者的財產。
Table of Contents Feed for the Digital Edition of Xcell China 26 Xcell China 26 Avnet Selecting the Right Inteconnect Scaling Chip-to-Chip Interconnect Made Simple PCI Express and FPGAs Virtex-5 FPGA Techniques for High-Performance Data Converters Automated MGT Serial Link Tuning Ensures Design Margins Xilinx FPGAs Adapt to Ever-Changing Broadcast Video Landscape Reducing CPU Load for Ethernet Applications A High-Speed Serial Connectivity Solution with Aurora IP Serial RapidIO Connectivity Enhances DSP Co-Processing The NXP/PLDA Programmable PCI Express Solutions Create Memory Inteface Designs Faster with Xilinx Solutions Driving Home Multimedia Making the Most of MOST Control Messaging Leveraging HyperTransport on Xilinx FPGAs FPGA-Based Simulation for Rapid Prototyping Xilinx Spartan-3 DDR-400 Xilinx training courses Oct-Dec Excelpoint Xilinx Xcell China 26 Xcell China 26 - Xcell China 26 (Page 1) Xcell China 26 - Avnet (Page 2) Xcell China 26 - Avnet (Page 3) Xcell China 26 - Selecting the Right Inteconnect (Page 4) Xcell China 26 - Scaling Chip-to-Chip Interconnect Made Simple (Page 5) Xcell China 26 - Scaling Chip-to-Chip Interconnect Made Simple (Page 6) Xcell China 26 - PCI Express and FPGAs (Page 7) Xcell China 26 - PCI Express and FPGAs (Page 8) Xcell China 26 - PCI Express and FPGAs (Page 9) Xcell China 26 - Virtex-5 FPGA Techniques for High-Performance Data Converters (Page 10) Xcell China 26 - Virtex-5 FPGA Techniques for High-Performance Data Converters (Page 11) Xcell China 26 - Automated MGT Serial Link Tuning Ensures Design Margins (Page 12) Xcell China 26 - Automated MGT Serial Link Tuning Ensures Design Margins (Page 13) Xcell China 26 - Xilinx FPGAs Adapt to Ever-Changing Broadcast Video Landscape (Page 14) Xcell China 26 - Xilinx FPGAs Adapt to Ever-Changing Broadcast Video Landscape (Page 15) Xcell China 26 - Xilinx FPGAs Adapt to Ever-Changing Broadcast Video Landscape (Page 16) Xcell China 26 - Reducing CPU Load for Ethernet Applications (Page 17) Xcell China 26 - Reducing CPU Load for Ethernet Applications (Page 18) Xcell China 26 - Reducing CPU Load for Ethernet Applications (Page 19) Xcell China 26 - A High-Speed Serial Connectivity Solution with Aurora IP (Page 20) Xcell China 26 - A High-Speed Serial Connectivity Solution with Aurora IP (Page 21) Xcell China 26 - A High-Speed Serial Connectivity Solution with Aurora IP (Page 22) Xcell China 26 - A High-Speed Serial Connectivity Solution with Aurora IP (Page 23) Xcell China 26 - Serial RapidIO Connectivity Enhances DSP Co-Processing (Page 24) Xcell China 26 - Serial RapidIO Connectivity Enhances DSP Co-Processing (Page 25) Xcell China 26 - Serial RapidIO Connectivity Enhances DSP Co-Processing (Page 26) Xcell China 26 - Serial RapidIO Connectivity Enhances DSP Co-Processing (Page 27) Xcell China 26 - Serial RapidIO Connectivity Enhances DSP Co-Processing (Page 28) Xcell China 26 - Serial RapidIO Connectivity Enhances DSP Co-Processing (Page 29) Xcell China 26 - The NXP/PLDA Programmable PCI Express Solutions (Page 30) Xcell China 26 - The NXP/PLDA Programmable PCI Express Solutions (Page 31) Xcell China 26 - The NXP/PLDA Programmable PCI Express Solutions (Page 32) Xcell China 26 - The NXP/PLDA Programmable PCI Express Solutions (Page 33) Xcell China 26 - Create Memory Inteface Designs Faster with Xilinx Solutions (Page 34) Xcell China 26 - Create Memory Inteface Designs Faster with Xilinx Solutions (Page 35) Xcell China 26 - Create Memory Inteface Designs Faster with Xilinx Solutions (Page 36) Xcell China 26 - Driving Home Multimedia (Page 37) Xcell China 26 - Driving Home Multimedia (Page 38) Xcell China 26 - Driving Home Multimedia (Page 39) Xcell China 26 - Making the Most of MOST Control Messaging (Page 40) Xcell China 26 - Making the Most of MOST Control Messaging (Page 41) Xcell China 26 - Making the Most of MOST Control Messaging (Page 42) Xcell China 26 - Leveraging HyperTransport on Xilinx FPGAs (Page 43) Xcell China 26 - Leveraging HyperTransport on Xilinx FPGAs (Page 44) Xcell China 26 - Leveraging HyperTransport on Xilinx FPGAs (Page 45) Xcell China 26 - FPGA-Based Simulation for Rapid Prototyping (Page 46) Xcell China 26 - FPGA-Based Simulation for Rapid Prototyping (Page 47) Xcell China 26 - Xilinx training courses Oct-Dec (Page 48) Xcell China 26 - Excelpoint (Page 49) Xcell China 26 - Xilinx (Page 50)
For optimal viewing of this digital publication, please enable JavaScript and then refresh the page. If you would like to try to load the digital publication without using Flash Player detection, please click here.