Xcell China 26 - (Page 9) 技 術 專 欄 現在，如果一號鏈接方的接收緩衝器設 計成 160 ns 的延遲（即期待其鏈接對方 也是 64 位、250 MHz 實現），那麼鏈路 效率就會降低。如果採用 ASIC 實現，就 不可能改變接收緩衝器的尺寸，效率損 失將是實實在在的，而且是永久性的。 用戶應用設計也會對鏈路效率有所 影響。用戶應用必須設計成定期排空 PCI Express 接口的接收緩衝器，並保持發送 緩衝器時刻充滿。如果用戶應用不立即 使用接收的包（或者不立即響應發送請 求），無論接口的性能如何，總鏈路效 率都會受到影響。 使用某些處理器設計時，如果處理器 不能執行大於 1 DWORD 的突發，則需要 實現一個 DMA 控制器。這將造成鏈路利 用不充分，效率不佳。大多數嵌入式 CPU 可以發送長於 1 DWORD 的突發，所以通 過良好的 FIFO 設計就可以有效地管理這 些設計的鏈路效率。 要求 時鐘容差 (300 ppm) 擴展頻譜時鐘控制 電氣空閑生成和檢測 熱插拔 去加重 抖動規格 CRC 自動重試 QOS MPS BAR 要求的電源管理狀態 性能 通道寬度 x1 x2 x4 x8 接口數據寬度 64 64 64 64 接口速度 62.5/125/250 MHz 62.5/125/250 MHz 125/250 MHz 250 MHz 帶寬（每個方向） 2 Gbps 4 Gbps 8 Gbps 16 Gbps PCI Express 規範 v1.1 兼容性 支持（是/否) 是 是 是 是 是 是 是 是 2 VC/循環、加權循環或嚴格優先級 128-4096 字節 存儲器或 I/O 可配置為 6 x 32 位或 3 x 64 位 是 PCI Express 兼容性 兼容性是經常被遺漏和低估的重要細 節。如果要構建必須與其他器件和應用 結合使用的 PCI Express 應用，則必須確保 設計的兼容性。 兼容性不只針對 IP，而是針對整個解 決方案，包括 IP、用戶應用、硅片器件 和硬件板（圖 5）。如果整個解決方案已 經過 PCI-SIG PCI Express 兼容性研討會（別 號“plug fest”）驗證，就基本保證了您 設計的 PCI Express 部分會一直有效。 錶 1 – Virtex-5 LXT FPGA PCI Express 功能 結論 PCI Express 已替代 PCI 成為事實上的系 統互連標準，並且已從 PC 轉移到其他系 統市場，包括嵌入式系統設計。 FPGA 非常適合於構建 PCI Express 端點 器件，因為它允許您創建帶有用戶所需 的附加定制功能的兼容性 PCI Express 器 件。 類 似 Vi r t e x - 5 L X T 和 S X T 系 列 的 新 65 nm FPGA 完全符合 PCI Express 規範 v1.1，並為用戶應用提供廣泛的邏輯和 器件資源。使用外部 PHY 的 Spartan-3 系 列 FPGA 提供了低成本解決方案。這些因 素，加上內在的可編程邏輯優勢（靈活 性、可再編程性和低風險）使 FPGA 成為 PCI Express 的最佳平台。 下一步（ 請點擊下列資料了解詳細內容：) • 購買用於 PCI Express 的開發套件： • Virtex-5 FPGA 版 • Spartan-3 FPGA 版 • 下載適用於 PCI Express 的協議包 • 從嵌入式系統討論會觀看我們的現場演示 • 註冊 PCIe 課程 圖 5 – Virtex-5 LXT FPGA PCI Express 兼容性研討會結果 9 賽靈思中國通訊 26期 http://china.xilinx.com/xlnx/xebiz/designResources/ip_product_details.jsp?iLanguageID=3&key=HW-V5-ML555-G&BV_SessionID=@@@@0830240594.1193037057@@@@&BV_EngineID=ccchaddlldjliljcefeceihdffhdfkf.0 http://china.xilinx.com/xlnx/xebiz/designResources/ip_product_details.jsp?iLanguageID=3&key=HW-S3PCIE-DK&BV_SessionID=@@@@0755868903.1193037181@@@@&BV_EngineID=cccgaddmfjgeffkcefeceihdffhdfjf.0 http://china.xilinx.com/products/design_resources/conn_central/solution_kits/index.htm http://china.xilinx.com/events/esc07/index.htm http://china.xilinx.com/support/training/abstracts/pci-express.htm
Table of Contents Feed for the Digital Edition of Xcell China 26 Xcell China 26 Avnet Selecting the Right Inteconnect Scaling Chip-to-Chip Interconnect Made Simple PCI Express and FPGAs Virtex-5 FPGA Techniques for High-Performance Data Converters Automated MGT Serial Link Tuning Ensures Design Margins Xilinx FPGAs Adapt to Ever-Changing Broadcast Video Landscape Reducing CPU Load for Ethernet Applications A High-Speed Serial Connectivity Solution with Aurora IP Serial RapidIO Connectivity Enhances DSP Co-Processing The NXP/PLDA Programmable PCI Express Solutions Create Memory Inteface Designs Faster with Xilinx Solutions Driving Home Multimedia Making the Most of MOST Control Messaging Leveraging HyperTransport on Xilinx FPGAs FPGA-Based Simulation for Rapid Prototyping Xilinx Spartan-3 DDR-400 Xilinx training courses Oct-Dec Excelpoint Xilinx Xcell China 26 Xcell China 26 - Xcell China 26 (Page 1) Xcell China 26 - Avnet (Page 2) Xcell China 26 - Avnet (Page 3) Xcell China 26 - Selecting the Right Inteconnect (Page 4) Xcell China 26 - Scaling Chip-to-Chip Interconnect Made Simple (Page 5) Xcell China 26 - Scaling Chip-to-Chip Interconnect Made Simple (Page 6) Xcell China 26 - PCI Express and FPGAs (Page 7) Xcell China 26 - PCI Express and FPGAs (Page 8) Xcell China 26 - PCI Express and FPGAs (Page 9) Xcell China 26 - Virtex-5 FPGA Techniques for High-Performance Data Converters (Page 10) Xcell China 26 - Virtex-5 FPGA Techniques for High-Performance Data Converters (Page 11) Xcell China 26 - Automated MGT Serial Link Tuning Ensures Design Margins (Page 12) Xcell China 26 - Automated MGT Serial Link Tuning Ensures Design Margins (Page 13) Xcell China 26 - Xilinx FPGAs Adapt to Ever-Changing Broadcast Video Landscape (Page 14) Xcell China 26 - Xilinx FPGAs Adapt to Ever-Changing Broadcast Video Landscape (Page 15) Xcell China 26 - Xilinx FPGAs Adapt to Ever-Changing Broadcast Video Landscape (Page 16) Xcell China 26 - Reducing CPU Load for Ethernet Applications (Page 17) Xcell China 26 - Reducing CPU Load for Ethernet Applications (Page 18) Xcell China 26 - Reducing CPU Load for Ethernet Applications (Page 19) Xcell China 26 - A High-Speed Serial Connectivity Solution with Aurora IP (Page 20) Xcell China 26 - A High-Speed Serial Connectivity Solution with Aurora IP (Page 21) Xcell China 26 - A High-Speed Serial Connectivity Solution with Aurora IP (Page 22) Xcell China 26 - A High-Speed Serial Connectivity Solution with Aurora IP (Page 23) Xcell China 26 - Serial RapidIO Connectivity Enhances DSP Co-Processing (Page 24) Xcell China 26 - Serial RapidIO Connectivity Enhances DSP Co-Processing (Page 25) Xcell China 26 - Serial RapidIO Connectivity Enhances DSP Co-Processing (Page 26) Xcell China 26 - Serial RapidIO Connectivity Enhances DSP Co-Processing (Page 27) Xcell China 26 - Serial RapidIO Connectivity Enhances DSP Co-Processing (Page 28) Xcell China 26 - Serial RapidIO Connectivity Enhances DSP Co-Processing (Page 29) Xcell China 26 - The NXP/PLDA Programmable PCI Express Solutions (Page 30) Xcell China 26 - The NXP/PLDA Programmable PCI Express Solutions (Page 31) Xcell China 26 - The NXP/PLDA Programmable PCI Express Solutions (Page 32) Xcell China 26 - The NXP/PLDA Programmable PCI Express Solutions (Page 33) Xcell China 26 - Create Memory Inteface Designs Faster with Xilinx Solutions (Page 34) Xcell China 26 - Create Memory Inteface Designs Faster with Xilinx Solutions (Page 35) Xcell China 26 - Create Memory Inteface Designs Faster with Xilinx Solutions (Page 36) Xcell China 26 - Driving Home Multimedia (Page 37) Xcell China 26 - Driving Home Multimedia (Page 38) Xcell China 26 - Driving Home Multimedia (Page 39) Xcell China 26 - Making the Most of MOST Control Messaging (Page 40) Xcell China 26 - Making the Most of MOST Control Messaging (Page 41) Xcell China 26 - Making the Most of MOST Control Messaging (Page 42) Xcell China 26 - Leveraging HyperTransport on Xilinx FPGAs (Page 43) Xcell China 26 - Leveraging HyperTransport on Xilinx FPGAs (Page 44) Xcell China 26 - Leveraging HyperTransport on Xilinx FPGAs (Page 45) Xcell China 26 - FPGA-Based Simulation for Rapid Prototyping (Page 46) Xcell China 26 - FPGA-Based Simulation for Rapid Prototyping (Page 47) Xcell China 26 - Xilinx training courses Oct-Dec (Page 48) Xcell China 26 - Excelpoint (Page 49) Xcell China 26 - Xilinx (Page 50)
For optimal viewing of this digital publication, please enable JavaScript and then refresh the page. If you would like to try to load the digital publication without using Flash Player detection, please click here.