Xcell China 27 - (Page 18) 技 術 專 欄 用 IP-Explorer 技 術 自動選擇IP模塊 可以用AccelDSP 綜合工具 根據系統要求從多種 宏架構中進行選擇 作者：Tom Hill Xilinx 公司 System Generator 產品經理 IP-Explorer 簡介 使用 IP-Explorer 技術的 Xilinx AccelDSPTM 綜合工具可以從多種宏架構中 進行選擇，從而避免了使用 IP 模塊時的 反復試驗過程。AccelWareTM DSP IP 工具套 件提供了一組 IP 生成器，可以為正弦、 余弦、對數和除法等常用內置函數生成 針對架構的可綜合 MATLAB。這些硬件架 構是由一個 DSP 硬件設計專家小組開發 107 ® 的，經過了使用 6,000 多個設計針對每 種支持的 FPGA 技術進行的面積和性能錶 征。 在 DSP 綜合過程中，IP-Explorer 對照 整體系統面積和性能要求分析這些函數 的各種用法，以確定最優化的硬件解決 方案。一旦確定下來，該工具便將適宜 的 IP 核自動插入到設計中（圖 2）。 為硅片開發 DSP 算法需要根據目標應 用的具體情況慎重選擇 IP 模塊及其宏架 構指標。例如，通常使用以下三種方法 在硬件中實現基本三角函數： 1. 二部錶 – 輸入值需要相對較小字 長時的佳選。 2. 線性插值查找錶 (LUT) – 稍大輸入 字長的最佳選擇。 106 Bipartite Tables BT - No Block ROM CORDIC LIL RS-CORDIC BT are always the best choice for -12 bits and below, but size grows faster than the other architectures. Equivalent Gates 3. CORDIC – 應用需要很大字長而性 能不成問題時的理想選擇。如果 性能很重要，可以使用並行和流 水線級數來實現 CORDIC 算法。 圖 1 所示為這些方法對應不同輸入字 長的面積比較曲線。 瞭解如何構建以及何時使用每個核是 一項複雜任務，但為了獲得優化的硬件 解決方案，有必要這樣做。 105 104 103 Heuristic Core Inference 102 2 4 6 8 10 12 14 16 IBITS 18 20 22 LIL is best choice for "medium" size inputs – assuming the achievable throughput is acceptable (and assuming multipliers are available). 24 26 28 30 圖 1 – 面積與輸入字長關係曲線 18 賽靈思中國通訊 27期 ©2007 Xilinx Inc. 版權所有。XILINX、Xilinx 標誌以及本文件中包括的其他品牌名稱，是 Xilinx, Inc. 的商標。所有其他商標都是其各自所有者的財產。
For optimal viewing of this digital publication, please enable JavaScript and then refresh the page. If you would like to try to load the digital publication without using Flash Player detection, please click here.