Xcell China 27 - (Page 20) 技 術 專 欄 用FPGA協處理 提昇無線子系統 的性能 分析不同軟硬件劃分方案 作者：Dave Nicklin Xilinx 公司 無線市場縱向營銷與合作關係高級經理 Tom Hill Xilinx 公司 System Generator 產品經理 您可以顯著提高無線系統中信號處理 功能的性能。怎樣提高呢？方法是針對 可受益於並行法的操作利用 FPGA 結構的 靈活性和目前 FPGA 架構中的嵌入式 DSP 模塊。 常見於無線應用的操作示例包括有 限衝激響應 (FIR) 濾波、快速傅裡葉變 換 (FFT)、數字上下變頻和前向糾錯 (FEC) 模塊。Xilinx® VirtexTM-4 和 Virtex-5 架構提 供多達 512 個並行嵌入式 DSP 乘法器， 這些乘法器能以 500 MHz 以上的頻率運 行，最高可提供 256 GMACs 的 DSP 性 能。 將需要高速並行處理的操作卸載給 FPGA，而將需要高速串行處理的操作留 給處理器，這樣即可在降低系統要求的 同時優化整體系統的性價比。 子系統劃分選擇方案 FPGA 可與 DSP 處理器一起使用，作 為獨立的預處理器（有時是後處理器） 器件，或者作為協處理器。在預處理架 構中，FPGA 直接位於數據通路中負責信 號處理，直到能夠將信號既高效又經濟 地移交給 DSP 處理器進一步進行較低速 率的處理。 在協處理架構中，FPGA 與 DSP 並 列而置，後者將特定算法函數卸載給 FPGA，以便以顯著高於 DSP 處理器單獨 處理時能達到的速度進行處理。處理結 果傳回 DSP，或者送至其他器件進一步 進行處理、傳輸或存儲（圖 1）。 選擇預處理、後處理還是選擇協處 理，常常取決於在處理器和 FPGA 之間 移動數據所需的時序余量及其對整體延 遲的影響。雖然協處理解決方案是設 計人員最常考慮的拓撲結構（主要是 因為 DSP 可以更直接地控制數據移交過 程），但這並不一定總是最佳的總體策 略。 20 賽靈思中國通訊 27期 ©2007 Xilinx Inc. 版權所有。XILINX、Xilinx 標誌以及本文件中包括的其他品牌名稱，是 Xilinx, Inc. 的商標。所有其他商標都是其各自所有者的財產。
For optimal viewing of this digital publication, please enable JavaScript and then refresh the page. If you would like to try to load the digital publication without using Flash Player detection, please click here.