Firmware - Novembre 2011 - N°70 - (Page 41)

Mentor Graphics Un’introduzione al tool HSL di MentorGraphics il quale promette una migliore produttività oltre a tempi ridotti di sviluppo e verifica che si traducono in maggiore qualità e incremento dei profitti di MARIANO SEVERI L’ elevata complessità logica dei moderni dispositivi (ASIC o FPGA) richiede la definizione di nuove metodologie che consentano maggiore produttività e minori tempi di sviluppo. È infatti ormai opinione condivisa che la riduzione del time-to-market sia il principale strumento a disposizione delle aziende per aumentare i profitti. In questa direzione, si è vista crescere negli ultimi anni la diffusione dei tool di progetto ESL (Electronic System Level). Nel volume dal titolo ESL Design and Verification, pubblicato nel 2001 da Gartner Dataquest, società di analisti per il settore EDA, si definisce genericamente ESL una metodologia di progetto che prevede “l’adozione di un adeguato livello di astrazione al fine di migliorare la comprensione di un sistema e aumentare la probabilità di implementazione corretta delle sue funzionalità in modo efficace in termini di costi”. La maggior parte dei moderni sistemi ESL adotta linguaggi di alto li- vello come C++/SystemC o Matlab per la descrizione del sistema, ma vi sono anche esperienze di utilizzo di idiomi più recenti, come SysML. SOLUZIONI ESL PER LA SINTESI DI ALTO LIVELLO Tra le soluzioni ESL rientrano in particolare i tool di sintesi HSL (High-Level Synthesis) che consentono di sintetizzare a livello RTL modelli in linguaggi astratti, come C++ o SystemC. Tali linguaggi astratti, in effetti, sono i modi nei quali, nell’approccio tradizionale diffusamente adottato, viene oggi specificato un generico sistema; la specifica risultante viene considerata alla stregua di un modello di riferimento. Il modello viene validato e ne sono quindi definite le possibili architetture, con riferimento ai vincoli di dissipazione di potenza, occupazione di area e massima frequenza di lavoro imposti dalla specifica applicazione. L’architettura selezionata viene infine descritta a livello RTL me- Figura 1: la diffusione dei tool HSL nel 2011 (da [2]). diante linguaggi di descrizione hardware. In questa fase di pura codifica, l’intervento pesantemente manuale del progettista rappresenta una delle principali cause di errore; la descrizione RTL deve necessariamente essere verificata rispetto al modello di riferimento e il processo iterativo può richiedere, 13 7 FOCUS ON TIPS’N TRICKS 18 3 SKILLS MARKET NEWS 33 41 INSIDE SPOTLIGHT 44 71 TOOLS EVENTS ZAPPING 67 ANALOG ABBONAMENTO http://www.ieshop.it/abbonamento.asp?tab=FW&cid=183

Tabella dei contenuti per la edizione digitale del Firmware - Novembre 2011 - N°70

News
TIPS'n tricks
FOCUS on - Virtualizzazione nei sistemi embedded
SKILLs
- Android real-time per sistemi embedded
- Applicazioni video low power con FPGA Igloo
- Componenti per lo sviluppo di applicazioni USB
INside
- Modulo RF 868MHz
- Transceiver CAN
SPOTlight - Catapult C di Mentor Graphics
TOOLS
- Real PIC Simulator
- Octave, l’alternativa free a Matlab
ANALOG - Difendersi dalle scariche elettrostatiche
EVENTS zapping
Anteprima FE

Firmware - Novembre 2011 - N°70