Figura 2: Memory map.
predice correttamente il 95% dei salti. Il processore al fine di non richiedere un numero eccessivo di transistor non implementa nel core 8 l’esecuzione fuori ordine delle istruzioni, mentre il core 9 introduce anche questa caratteristica, il core 3 avendo una sola pipeline non più eseguire più di un’istruzione per ci-
clo di clock. Nel core 8 la prima istruzione viene caricata dalla prima pipeline, la seconda istruzione viene caricata dalla seconda pipeline; nel caso di vincoli l’istruzione vincolata viene bloccata fino a quando l’altra istruzione non è completata e quindi il vincolo è risolto. Le pipeline sono indipendenti ed
equivalenti, tranne per l’operazione di moltiplicazione che può essere eseguita solo dalla prima pipeline. Questo normalmente non è un grave vincolo dato che le operazioni di moltiplicazioni sono normalmente rare. Il core 9 gestendo l’esecuzione fuori ordine analizza il codice e ricerca due istruzioni non
10 4
FOCUS ON TIPS’N TRICKS
20 7
SKILLS MARKET NEWS
43 41
INSIDE SPOTLIGHT
51 62
TOOLS EVENTS ZAPPING
58
ANALOG ABBONAMENTO
http://www.stm-case.comhttp://www.ieshop.it/abbonamento.asp?tab=FW&cid=183
Tabella dei contenuti per la edizione digitale del Firmware - Settembre 2010 - N°56