Farnell - distribuzione componenti
- [1] www.altera.com/products/devices/stratix-fpgas/stratixv/literature/stv-literature.jsp [2] www.altera.com/products/software/quartus-ii/subscription-edition/qts-se-index.html
tempo) e della potenza dissipata. Non sono previsti vincoli sul numero di regioni riconfigurabili definite all’interno del dispositivo. La riconfigurazione parziale è supportata mediante interfaccia verso flash parallela, tramite processore embedded (Nios-II è la soluzione proprietaria di Altera) o attraverso una delle interfacce di comunicazione esterne disponibili, come PCIe o GbEthernet. Oltre alla riconfigurazione parziale del core, i dispositivi Stratix V supportano pure la riconfigurazione dinamica dei transceiver per variare caratteristiche e prestazioni di PCS e PMA, aspetto imperativo per applicazioni, ad esempio, 100G OTU-4. La sicurezza della proprietà intellettuale è garantita dai classici schemi di codifica del bitstream di programmazione mediante algoritmi AES a 256 bit con chiavi volatili e non.
UNA NUOVA RELEASE DELL’AMBIENTE DI SVILUPPO
I dispositivi Stratix V sono supportati dalla nuova release 10.0 del software Quartus II (vedi [2]). Tra le caratteristiche principali vi sono:
• l’implementazione di algorimti di place&route avanzati per assicurare la massima utilizzazione di risorse ed i minori tempi di compilazione; • l’integrazione di un timing analyzer (TimeQuest) per gli aspetti di timing closure; • il supporto per la compilazione incrementale; • la disponibilità del tool PowerPlay per la minimizzazione automatica della potenza dissipata; • l’integrazione di SOPC Builder e DSP Builder per la creazioni di applicazioni System-On-Chip e in ambito DSP; • la disponibilità di una libreria MegaCore IP di IP core per la riduzione dei tempi di sviluppi. Rispetto alle precedenti versioni, la release 10.0 assicura una riduzione di fino ad un fattore 3 dei tempi di compilazione ed è in grado di utilizzare efficacemente fino ad oltre il 90% delle risorse del dispositivo, riducendo nel contempo la potenza dissipata di fino al 30%. Dispone di un toolkit per l’interfaccia in tempo reale verso i transceiver del dispositivo con supporto per misure di bit-error-rate. Migliora infine la gestione dei file QXP per la creazione e manutenzione delle librerie di core IP.
Codice MIP 2783895
9 4 38
FOCUS ON TIPS’N TRICKS
14 7
SKILLS MARKET NEWS
26 35
INSIDE SPOTLIGHT
39 62
TOOLS EVENTS ZAPPING
54
ANALOG ABBONAMENTO
http://www.farnell.com/ithttp://www.altera.com/products/devices/stratix-fpgas/stratix-v/literature/stv-literature.jsphttp://www.altera.com/products/software/quartus-ii/subscription-edition/qts-se-index.htmlhttp://www.fwonline.it/mip.asphttp://www.ieshop.it/abbonamento.asp?tab=FW&cid=183
Tabella dei contenuti per la edizione digitale del Firmware - Ottobre 2010 - N°57