Firmware - Dicembre 2010 - N°59 - (Page 40)

+Inside LE CLB NELLE FPGA XILINX SPARTAN-6 Una descrizione dettagliata della struttura interna dei blocchi logici configurabili delle nuove FPGA Spartan-6. LE MCU FREESCALE da alle nuove L’evoluzione dei microcontrollori della famiglia HC di Freescale di VINCENZO ROMANO L e MCU HCS08 rappresentano l’ultima evoluzione della famiglia HC08, con caratteristiche di throughput decisamente superiori, un rinnovato set d’istruzioni – sebbene compatibile con il precedente – ed un aggiornamento delle principali periferiche. Il funzionamento a tensioni più basse – 3.6V anziché 5 V- permette inoltre di ottenere un aumento delle prestazioni senza aumentare il consumo della MCU. Nel seguito vedremo in dettaglio le principali differenze tra queste due famiglie di MCU. CPU E MODULO DEBUG La CPU della famiglia HCS08 [1] deriva dalle CPU 68HC05, a sua volta erede della notissima e storica CPU 6800 di Motorola. Si tratta di processori CISC con architettura di Von Newmann (memoria programma e codice condivisa) ed I/O mappato in memoria. Queste CPU possiedono 5 registri non mappati in memoria: • Accumulatore ad 8 bit • Registri indice H:X a 16 bit per l’indirizzamento attraverso indice • Stack pointer (SP) a 16 bit • Program Counter (PC) a 16 bit • Condition Code (CCR) a 8 bit La CPU può indirizzare fino a 64 kB di memoria come blocco singolo. Le modalità d’indirizzamento, tipiche di un processore CISC, sono le seguenti: • Inerente (INH) • Relativo con offset di 8 bit (REL) • Immediato (IMM) • Diretto (DIR) • Esteso, in un punto qualsiasi dello spazio degli indirizzi di 64 KB (EXT) • Indicizzato tramite H:X, con 5 sottomodalità con o senza offset di 8 o 16 bit e con o senza l’autoincremento (IX, IX+, IX1, IX1+, IX2) • Indicizzato tramite SP con offset di 8 o 16 bit (SP1, SP2) In figura 1 è riportato il modello di programmazione della CPU HCS08. La gestione degli interrupt è identica sia che si tratti di interrupt hardware, generati da una periferica come un timer, che software –generati dall’istruzione SWI. Il contenuto dei registri PC, X, Accumulatore e CCR viene salvato nello stack. Per compatibilità con le MCU HC08, il contenuto del registro H non viene salvato, per cui è buona norma salvarlo all’inizio della routine di gestione dell’interrupt (ISR) e ripristinarlo alla fine. La CPU degli HCS08 comprende alcune nuove modalità d’indirizzamento attraverso indice, utili per aumentare l’efficienza dei compilatori C. Sono state aggiunte nel complesso 4 nuove istruzioni per un totale di 10 opcodes. I mnemonici delle nuove istruzioni sono riportati nella tabella 1. Per alcune delle istruzioni della CPU degli HCS08 è richiesto un numero di cicli inferiore ri- 9 3 FOCUS ON TIPS’N TRICKS 20 6 SKILLS MARKET NEWS 40 18 INSIDE SPOTLIGHT 50 59 TOOLS EVENTS ZAPPING 53 ANALOG ABBONAMENTO http://www.ieshop.it/abbonamento.asp?tab=FW&cid=183

Tabella dei contenuti per la edizione digitale del Firmware - Dicembre 2010 - N°59

TIPS'n tricks
News
FOCUS on - Quale RTOS per i controllori Microchip?
SPOTlight - Rutronik Webg@te
SKILLs
- USB Mass Storage class su PIC24
- Personal Robots & Automotive Electronics
INside
- Le MCU Freescale: da HC08 alle nuove HCS08
- Le CLB nelle FPGA Xilinx Spartan-6
TOOLS - Silabs IDE
ANALOG
- Un UPS per i dispositivi USB
- Traslatori di livello: guida alla scelta
EVENTS zapping
Microchip - Human Interface Solutions

Firmware - Dicembre 2010 - N°59